CPU+FPGA: combinazione vincente per l’SDR?

Credo che la lettura di questo breve articolo di Jack Ganssle su EE Times – "The rise of the FPGA?" – possa risultare stimolante per le schiere di sperimentatori dell’SDR (molti dei quali italiani) che utilizzano la logica programmabile delle FPGA per implementare gli algoritmi di "down conversion" nei ricevitori SDR a campionamento diretto. Come il Perseus o il più recente FDM-S1 di Elad.

Tratto da: Radiopassioni.it, a cura di Andrea Lawendel – Licenza Creative Commons

Lascia un commento