Pentium III

Z Wikipedii

Pentium III - procesor w 32-bitowej architekturze Intela (IA-32).

Projekt rozwijał się pod kryptonimem Katmai, zanim został oficjalnie przemianowany przez firmę Intel na procesor Pentium III. Zestaw nowych instrukcji określany w fazie wstępnej mianem KNI (Katmai New Instructions) lub MMX-2 przemianowany został w ślad za tym na SSE (Streaming SIMD Extensions), przy czym element SIMD (Single Instruction Multiple Data) określa znane już z techniki MMX jednoczesne przetwarzanie grupy danych przy pomocy jednego rozkazu. Główna różnica pomiędzy SIMD w wersji MMX i SIMD w wersji SSE polega na tym, iż o ile MMX operuje na danych w formacie całkowitym, SSE stosuje tę samą technikę również w odniesieniu do liczb zmiennoprzecinkowych.

Pentium III jest pod wieloma względami bardzo podobny do swego poprzednika czyli modelu Pentium II. Podwyższenie częstotliwość taktowania stanowi naturalny krok na drodze ewolucji w tej dziedzinie.

Spis treści 1 Podstawowe dane 1.1 Ogólne 1.2 Katmai (0,25 µm) 1.3 Coppermine (0,18 µm) 1.4 Coppermine-T (0,18 µm) 1.5 Tualatin (0,13 µm) 2 Nowe możliwości 2.1 Udoskonalona obsługa MMX i SIMD 2.2 Sterowanie przepływem i obsługa pamięci podręcznej 2.3 Uaktualnianie pamięci operacyjnej na podstawie pamięci podręcznej 3 Wsparcie ze strony oprogramowania 3.1 Obsługa nowych możliwości przez systemy operacyjne 3.1.1 Microsoft Windows 95 3.1.2 Microsoft Windows 98 3.1.3 Microsoft Windows NT 4.0 4 Przypisy

[edytuj] Podstawowe dane

[edytuj] Ogólne

• architektura RISC^[1]
• rozmiar pamięci cache pierwszego poziomu (L1) dla kodu: 16 kB
• rozmiar pamięci RAM objętej pamięcią cache: 6 GB
• liczba etapów przetwarzania rozkazu (w potoku): 12
• liczba jednostek zmiennoprzecinkowych (FPU): 1 (z potokowaniem)
• liczba jednostek całkowitoliczbowych: 6 potoków
• liczba jednostek MMX:2
• maksymalny pobór mocy (W): 29,7, 34,5; 17,6; 19,8; 22,0; 24,1 (dla każdej wersji?)
• możliwość pracy w systemie wieloprocesorowym (do 2 procesorów).

[edytuj] Katmai (0,25 µm)

• data wydania (pierwszego modelu): 17 maja 1999
• rozmiar pamięci cache drugiego poziomu (L2) dla kodu i danych: 512 kB (taktowana z połową prędkości rdzenia)
• gniazdo: Slot 1
• taktowanie magistrali (FSB): 100, 133 MHz
• VCore: 2,0V (dla 600 MHz 2,05 V)
• taktowanie rdzenia: 450-600 MHz
  • 100 Mhz FSB: 450 (4,5x), 500 (5x), 550 (5,5x), 600 (6x)
  • 133 Mhz FSB: 533 (4x), 600 (4,5x)

[edytuj] Coppermine (0,18 µm)

• data wydania (pierwszego modelu): 25 października 1999
• rozmiar pamięci cache drugiego poziomu (L2) dla kodu i danych: 256 kB (taktowana z pełną prędkością rdzenia)
• gniazdo: Slot1, Socket 370 (FC-PGA)
• taktowanie magistrali (FSB): 100, 133 MHz
• VCore: 1,6; 1,65; 1,70; 1,75 V
• taktowanie rdzenia: 500-1133
  • Modele E (100 MHz FSB): 500 (5 x), 550 (5,5 x), 600 (6x), 650 (6,5x), 700 (7x), 750 (7,5x), 800 (8x), 850 (8,5x), 900 (9x), 1000 (10x), 1100 (11x) MHz
  • Modele EB (133 MHz FSB): 533 (4x), 600 (4,5x), 667 (5x), 733 (5,5x), 800 (6x), 866 (6,5x), 933 (7x), 1000(7,5x), 1133 (8,5x) MHz

[edytuj] Coppermine-T (0,18 µm)

• data wydania (pierwszego modelu): czerwiec 2001
• rozmiar pamięci cache drugiego poziomu (L2) dla kodu i danych: 256 kB (taktowana z pełną prędkością rdzenia)
• gniazdo: Socket 370 (FC-PGA)
• taktowanie magistrali (FSB): 133 MHz
• VCore: 1,75 V
• taktowanie rdzenia: 866 (6,5x), 933 (7x), 1000 (7,5x), 1133 (8,5x) MHz
• W pierwszej fazie produkcji Coppermine-T nie różnił się w zasadzie niczym od starszego brata, później jednak jeszcze przed pojawieniem się Tualatinów Intel zaczął wyposażać także procesory oparte o rdzeń Coppermine-T w IHS (czyli miedzianą osłonę chroniącą rdzeń przed ukruszeniem).

[edytuj] Tualatin (0,13 µm)

• data wprowadzenia (pierwszego modelu): 2001
• rozmiar pamięci cache drugiego poziomu (L2) dla kodu i danych: 256 kB lub 512 kB (taktowana z pełną prędkością rdzenia)
• gniazdo: Socket 370 (FC-PGA2)
• taktowanie magistrali (FSB): 100, 133 MHz
• VCore: 1,45; 1,475 V
• taktowanie rdzenia: 1000 - 1400 MHz
  • Pentium III (256 KB L2-Cache): 1000 (7,5x), 1133 (8,5x), 1200 (9.0x), 1333 (10x) MHz
  • Pentium III-S (512 KB L2-Cache): 1133 (8.5x), 1266 (9.5x), 1400 (10.5x) MHz

[edytuj] Nowe możliwości

Po nowych rozkazach SSE oczekuje się więcej mocy obliczeniowej oddawanej do dyspozycji głównie aplikacjom bogatym w efekty 3D a także dekoderom MPEG-2. Nowe formy organizacji sterowania przepływem mają zoptymalizować proces wymiany informacji pomiędzy procesorem, pamięciami podręcznymi, magistralą AGP i pamięcią operacyjną, co jest najbardziej korzystne dla programów przetwarzających wyjątkowo szerokie strumienie danych. Do grupy tej zaliczają się systemy rozpoznawania mowy, szybkie i dokładne obliczenia w przestrzeni 3D, obróbka sekwencji video i gry komputerowe.

[edytuj] Udoskonalona obsługa MMX i SIMD

Ponieważ w Pentium III nie ma miejsca ukrywanie dodatkowych rejestrów pod rejestrami FP - koprocesora matematycznego - (stosowane w architekturach MMX i 3DNow!), możliwa jest równoległa praca jednostki SIMD-FP niezależnie od FP/MMX. Znika również (drugi czynnik pozytywny) ograniczenie rozmiarów XMM0 - XMM7. W przypadku MMX były one w naturalny sposób obcięte do rozmiarów swej „przykrywki", czyli maksymalnie 8 x 80 bitów.

[edytuj] Sterowanie przepływem i obsługa pamięci podręcznej

Instrukcje sterujące przepływem (Memory Streaming) pozwalają na określenie dokładnej strategii dla pamięci podręcznej. Decyzje takie podejmowane są jeszcze w fazie programowania, bądź to przez samego programistę, bądź przez kompilator. W szczególności możliwe jest wymuszenie przedwczesnego ładowania partii danych lub kodu (Prefetch) oraz określenie, czy blok ten ma być przechowywany w pamięci podręcznej L1, L2, obydwu lub w żadnej z nich. Przechowywanie danych w pamięci podręcznej nie zawsze ma sens. Niejednokrotnie z góry wiadomo, iż część z nich nie będzie powtórnie przetwarzana. Nie ma wtedy sensu zamazywać innych, częściej wykorzystywanych partii kodu. Nowe instrukcje sterowania przepływem nie są związane bezpośrednio z SSE i stanowią rozszerzenia architektury, które mogą być z powodzeniem wykorzystywane niezależnie od jednostki SIMD. Nie wymagają one żadnego dodatkowego wsparcia ze strony systemu operacyjnego.

[edytuj] Uaktualnianie pamięci operacyjnej na podstawie pamięci podręcznej

W Pentium III zmodyfikowane zostały bufory zapisu i poprawiono mechanizm grupowania następujących po sobie odwołań do pamięci (Write Combining). Cykle zapisu (w odniesieniu do pewnego konkretnego bloku danych) mogą odbywać się poprzez pamięć podręczną (Write Through) lub bez jej udziału czyli bezpośrednio do pamięci.

[edytuj] Wsparcie ze strony oprogramowania

By móc czerpać korzyści z techniki SSE konieczna jest stosunkowo głęboka ingerencja w istniejące już aplikacje. Zmiany nie ograniczają się do ponownego skompilowania poszerzonego kodu, ale często dotyczą całych algorytmów, tak by stworzyć możliwość równoległego przetwarzania danych zmiennoprzecinkowych. Gwoli ścisłości warto wspomnieć, iż wiele algorytmów nie poddaje się takim zabiegom.

[edytuj] Obsługa nowych możliwości przez systemy operacyjne

Możliwości oferowane przez rozszerzenia architektury o SIMD nie są tak łatwe do wykorzystania w praktyce jak MMX czy też 3DNow!, ponieważ nie wystarczy samo przeprogramowanie aplikacji, tak by posługiwały się nowymi rozkazami. Główną barierę stanowi grupa nowych rejestrów, o których istnieniu nic nie wiedzą wielozadaniowe systemy operacyjne. 3DNow! (podobnie jak MMX) korzysta jedynie z ośmiu oryginalnych 64-bitowych rejestrów MM0 - MM7, które naprzemiennie przydzielane są dla operacji INT i FP.

Sytuacja ulega zmianie w przypadku SSE. Przełączaniu procesora do kolejnych programów korzystających z instrukcji SIMD grupy I i II musi towarzyszyć zabezpieczanie i odtwarzanie zawartości rejestrów XMM. Jeżeli któryś z programów podejmie pracę z danymi przejętymi z innego modułu, katastrofa jest nieunikniona. Pentium III dysponuje parą rozkazów fxsave/fxstore, która zabezpiecza i odtwarza zarówno rejestry MMO - MM7 (przynależne do jednostek MMX/FPU) jak i XMMO - XMM7 obsługiwane przez SIMD-FP. Omawiana para instrukcji przemieszcza w sumie 352 bajty.

[edytuj] Microsoft Windows 95

Windows 95 należy do grupy systemów, która nie pozwala na posługiwanie się rozkazami SIMD. Procesor Pentium III musi być zaprogramowany tak, by nie wykraczał poza zakres, w którym porusza się Pentium II. Bez obawy można wykorzystać wywołania z grupy III i IV, co poprawia nieco dostęp do pamięci i daje kilka nowych rozkazów MMX. W sumie jednak nie należy się spodziewać znaczących efektów z zastosowania nowego procesora w ramach tego systemu operacyjnego.

[edytuj] Microsoft Windows 98

W lepszej sytuacji znajdują się użytkownicy Windows 98 (Wersja pierwotna Windows 98 rozpoznaje Pentium III jako Pentium II, ale mimo tego nowy procesor jest prawidłowo konfigurowany i może używać SSE w pełnym zakresie. Zainstalowanie pierwszej nakładki z poprawkami (ServicePack 1 usuwa ten drobny błąd), bowiem spełnia on wszystkie niezbędne wymagania gwarantujące zabezpieczenie treści krytycznych rejestrów XMM. Aplikacje mogą w tym wypadku operować całą gamą nowych rozkazów. Wszystkie programy (nawet takie, które nie wiedzą nic o istnieniu nowych rozkazów) korzystające DirectX 6.1 używają (poprzez bibliotekę) wsparcia SSE w formie pośredniej. Funkcje tej biblioteki odwołują się bowiem już do nowych rozkazów.

[edytuj] Microsoft Windows NT 4.0

W przypadku Windows NT 4.0 wymagana jest nakładka ServicePack 4 i dodatkowy sterownik programowy przygotowany przez firmę Intel. Z powodu braku wsparcia DirectX, korzyści mogą przynieść wyłącznie aplikacje, które same posługują się instrukcjami SSE.

[edytuj] Przypisy

1. ↑ procesor wykonuje rozkazy CISC tłumacząc je na wewnętrzny mikrokod RISC wykonywany potokowo (patrz: superskalarność)