Model MASTAR tranzystora MOS
Z Wikipedii
Spis treści |
[edytuj] Model MASTAR tranzystora MOS
MASTAR (Model for Analog and Digital Simulation of MOS Transistors)[1] [2] jest obliczeniowym modelem tranzystora MOS. Został opracowany przy zastosowaniu metody VDT (ang. Voltage Doping Transformation)[3] [4]. Cechą modelu MASTAR jest dobra dokładność oraz ciągłość charakterystyki I-V wraz z pochodnymi we wszystkich zakresach polaryzacji. Model został zaimplementowany w niektórych programach wspomagających projektowanie układów elektronicznych [5], lecz nie jest tak rozpowszechniony jak modele EKV, HiSIM, PSP, BSIM. Jest stosowany przez komitet ITRS (ang. International Technology Roadmap for Semiconductors) do opracowania prognoz rozwoju konstrukcji tranzystorów MOS.
[edytuj] Bibliografia
- ↑ Skotnicki, T., Merckel, G. i Denat, C. "A Model for Analog Simulation of Subthreshold, Saturation and Weak Avalanche Regions in MOSFETs". International Workshop on VLSI Process and Device Modeling, p.146-147. May 14-15, 1993.
- ↑ Skotnicki, T., Denat, C., Senn, P., Merckel, G. i Hennion, B. "A new analog/digital CAD model for sub-halfmicron MOSFETs". Technical Digest., International Electron Devices Meeting, p.165-168. Dec. 11-14, 1994.
- ↑ Skotnicki, T. i Marciniak, W. "A new approach to threshold voltage modelling of short-channel MOSFETS". Solid-State Electronics. 29 (11), p.1115-1127. Nov 1986.
- ↑ Skotnicki, T., Merckel, G. i Pedron, T. "The voltage-doping transformation: a new approach to the modeling of MOSFET short-channel effects". IEEE Electron Device Letters. 9 (3), p.109-112. March 1988.
- ↑ Modeling MOS Devices Using the MASTAR Model with UTMOST III
